实验六 移位寄存器及桶形移位器

“我想要只干净的茶杯，”帽匠插嘴说，“咱们全部挪动一下位子吧！

说着，他就挪了一个地方，睡鼠紧随其后，三月兔就挪到了睡鼠的位子上，爱丽丝也只好很不情愿地坐到了三月兔的位子上。这次挪动唯一得到好位子的是帽匠，爱丽丝的位子比以前差了，因为刚才三月兔把牛奶打翻在位子上了。

— 《爱丽丝漫游奇境记》 刘易斯·卡罗尔

本实验将学习常用的移位寄存器的设计，并实现在移位指令中需要用到的桶形移位器。

移位寄存器

移位寄存器在时钟的触发沿，根据其控制信号，将存储在其中的数据向某个方向移动一位。移位寄存器也是数字系统的常用器件。

图 Fig. 48 中是一个由4个D触发器构成的简单向右移位寄存器，数据从移位寄存器的左端输入，每个触发器的内容在时钟的正跳变沿（上升沿）将数据传到下一个触发器。图 Fig. 49 是一个此移位寄存器的序列传递实例。

Fig. 48 移位寄存器框图

Fig. 49 移位寄存器

算术移位和逻辑移位寄存器

这里的算术移位是指考虑到符号位的移位，算术移位要保证符号位不改变，算术左移同逻辑左移一样，算术右移最左面的空位补符号位。逻辑移位不管是向左移位还是向右移位都是空缺处补0。循环是将移出去的那一位补充到空出的最高/低位的移位方式。置数是将一个8位的数据输入到寄存器中，即给寄存器赋一个初始值。

用Verilog HDL语言很容易描述出移位寄存器，如：

Q <= {Q[0],Q[7:1]}; //循环右移
Q <= {Q[7],Q[7:1]}; //算术右移

表 Table 6 描述了常见的移位寄存器工作方式。 其中左端串行输入1位数值，并行输出8位数值是指每个时钟到来时右移一位，并且移入的最左位由外部开关决定是1还是0，输出同其他情况一样为同时输出8位。 这个功能在进行串行转换为并行时比较有用，可以将时间上顺序输入的8个bit存入移位寄存器，在8个周期后形成一个8bit数一起输出。后续键盘串行输入可以利用这个功能。 请自行思考这些功能如何用Verilog语言实现。

Table 6 移位寄存器的工作方式

控制位	工作方式
0 0 0	清0
0 0 1	置数
0 1 0	逻辑右移
0 1 1	逻辑左移
1 0 0	算术右移
1 0 1	左端串行输入1位值，并行输出8位值
1 1 0	循环右移
1 1 1	循环左移

桶形移位器

在CPU中，我们往往需要对数据进行移位操作。但是传统的移位寄存器一个周期只能移动一位，当要进行多位移位时需要多个时钟周期，效率较低。 桶形移位器采用组合逻辑的方式来实现同时移动多位，在效率上优势极大。因此，桶形移位器常常被用在ALU中来实现移位。 图 Fig. 50 为8位桶形移位器的输入输出引脚图。 其中输入数据din和输出数据dout均为8位，移位位数shamt为3位。 选择端L/R表示左移和右移，置为1为左移，置为0为右移。 选择端A/L为算术逻辑选择，置为1为算术移位，置为0为逻辑移位。

Fig. 50 桶形移位器器件引脚图

Fig. 51 桶形移位器电路结构图

图 Fig. 51 显示了桶形移位器的具体实现。 该实现使用了大量的四选一选择器来分三阶段实现0至7位的任意左移或右移。 第一级利用shamt[0]来控制是否需要移动一位，第二级在第一级的移动结果上用shamt[1]来控制是否要移动两位，第三级在第二级的基础上再对应判断是否要移动四位。 每个四选一选择器有两位控制端，控制端低位S0为当前级是否需要移动，为0时，对应选择输入的0或2，均不会做任何移动。 四选一的高位S1由L/R输入控制，当需要移动S0=1时，左移时选中11=3号输入端，右移时选中01=1号输入端。这两个输入端分别连接了数据低位或高位的上一级输出。 对于算术和逻辑右移的选择，是通过控制高位移入的是0还是din[7]来决定的。 注意，这个电路是纯组合逻辑，所以可以在输入改变时无需时钟信号就直接改变输出的移位结果。

思考题

在RV32I指令集中需要实现32位数据的移位，应该如何用Verilog语言实现？

实验验收内容

上板验证: 利用移位寄存器实现随机数发生器

我们可以利用8位移位寄存器来实现一个简单的随机数发生器。 经典的LFSR（线性反馈移位寄存器， Linear-feedback shift register ）可以使用n位移位寄存器生成长度为 \(2^n-1\) 的二进制循环序列。 这类序列的片段在表观上是随机的，所以被广泛用于通信中的随机序列生成。例如，在CDMA通信中的长码的长度就是 \(2^{42}-1\) 的伪随机序列。

具体实现时，可以用一个8位右移移位寄存器，从左到右的比特以 \(x_7x_6x_5x_4x_3x_2x_1x_0\) 表示。每个时钟周期右移一位， \(x_0\) 被移出，最左边移入的位按照上一周期的值计算 [1] ：

\[x_8=x_4\oplus x_3\oplus x_2 \oplus x_0\]

例如，初始二进制值为00000001时，移位寄存器的状态将按 \(00000001 \rightarrow 10000000 \rightarrow 01000000 \rightarrow 001000000 \rightarrow 00010000 \rightarrow 10001000 \ldots\) 变化。 该序列的周期为255。 当然，当初始值为全零时，系统将一直停留在全零状态，所以需要对全零状态进行特殊处理。

请实现一个8位的周期为255的伪随机序列，以按钮为时钟信号，并请将8位二进制数以十六进制显示在数码管上，在DE10-Standard开发板上观察生成的随机数序列。

思考题

生成的伪随机数序列仍然有一定的规律，如何能够生成更加复杂的伪随机数序列？

在线测试

• 移位寄存器实现

• 桶形移位器

• 线性反馈移位寄存器

Footnotes

[1]

此类循环周期为 \(2^n-1\) 的随机序列的生成公式可以在教科书和网络上找到。